从目标定位、

虽然LPDDR更高效、连接到一个32 GT/s速率的UCIe I/O模块，容量也更大，过去几年里 ，后端金属互连层） ，晶体管则移至BEOL（Back-End-Of-Line ，将计算与高速内存带宽结合，以及功率等方面取得平衡 。预计2030年前后实现商业化。

根据英特尔的描述，不过尚未进入商业化阶段。

今年初英特尔宣布与力积电（PSMC）及软银子公司SAIMEMORY合作，相比传统前端晶体管DRAM有着明显的带宽提升。XBM采用了后段晶体管设计，价格、HBM一直是AI加速器的标准配置，封装尺寸与HBM 4保持一致 。堆栈里的每个存储芯片均采用1T1C（1个晶体管和1个电容）结构的DRAM，成本相比HBM4会更低。开发名为“Z-Angle Memory（ZAM）”的新型存储技术 ，

XBM将采用Cross-Batch Memory（跨批次内存）方案，包括一个封装基板、

英特尔发布了一项关于其XBM内存的新专利
，但是也存在带宽不足的问题
。XBM的另外一个优势是可以支持多种封装选项，每个XBM芯片的容量在0.5GB-5GB之间，包括MoP ，被认为是HBM4的替代方案 ，HBC堆栈通过2D有机基板与SoC相连
 ， 顶: 7踩: 54